前瞻性MIMO OFDM通訊技術發展平台建置計畫

(國科會2005~2007)

 

Motivation

3G行動通訊方興未艾之時,專家學者已經著眼於制定次世代的行動通訊標準(4G)。新的通訊技術必須要有能力克服傳輸通道上的嚴重雜訊,更重要的是要能提供更高傳輸速率。在這些嚴苛的要求之下,多載波調變(Multi-Carrier Modulation, MCM)將會是最適合的技術。

        首先,MCM能提供絕佳的頻譜使用率,且頻帶的調整更具彈性。此外,由於此技術的先天特性,使得接收器中的等化器(equalizer)可以被大幅簡化,不帶降低了設計的難度,而且可以降低成本。目前,在日本,韓國及歐洲,都已經決定採用正交分頻多工(Orthogonal Frequency Division Multiplexing,一種MCM技術),輔以多進多出(Multi-In Multi-Out, MIMO)技術,為下一代行動通訊標準。而在台灣,未來也極有可能採用這種MIMO OFDM系統。

        為了協助並促進台灣學界和業界發展MIMO OFDM技術,本計劃的目的是建立一個可以加速系統研發及驗證的MIMO OFDM發展平台。

Abstract

        本實驗室與本所闕志達所長及清大馬席彬教授的研究團隊,將合力完成MIMO OFDM收發器的設計。Fig.1 是完整的OFDM基頻接收器。本實驗室於此計畫中,將會提供三個OFDM的關鍵硬體IPFFT/IFFTReed-Solomon (RS) codec,以及Viterbi decoder。後兩者包含於FEC Decoder方塊中。

Fig.1 Block diagram of OFDM receiver.

 

        由於本發展平台必須要能夠符合多個MIMO OFDM系統規格的要求,所以這些IP必須要有可重規劃(reconfigurable)的功能。除此之外,依循重複使用(reusable)的設計理念,我們還能進一步縮小電路面積以降低成本。簡而言之,在計畫終結時,我們會完成這三個具有多重功能,而且符合經濟效益的IP。關於FFTRS codec等通訊系統常用之IP,本實驗室已累積了相當豐富的設計與實作經驗,成果斐然,多項設計曾獲登國際期刊,在多項設計大賽中也曾奪得獎項。Fig.2是其中幾個IP的晶片照片。

                            

    RS codec.                                                         Viterbi decoder                                                       FFT processor

Fig. 2 Previous IP designs of AccessIC Lab.

 

除了自行設計的IP外,我們還需要一個具有高度彈性的硬體平台。Fig.3是目前可以購得的整合式FPGA/DSP模組。其中包含4 720 MHz TMS320C6416 DSP處理器(每一DSP配備64MB SDRAM)、兩顆4M Gate Xilinx FPGA64-bit/66MHz CompactPCITwo PMC Sites with Jn4 to FPGAExternal Data Port, up to 12Gbit/s。另外亦內含128MB(以上) private DDR SDRAM512MB(以上) Global DDR SDRAM。預計將本OFDM 平台內的功能一一以DSP軟體程式與FPGA電路的形式在此模組上實現,再輔以適當的軟體整合工具,我們將完成一組功能強大且運算快速的MIMO OFDM設計平台。

Fig.3 Integrated DSP/FPGA module